特征

快速吞吐量：1 MSPS

規(guī)定用于2.35 V至5.25 V的VDD

低功率

3.6 mW，1 MSPS，3 V電源

12.5 mW，1 MSPS，5 V電源

寬輸入帶寬

輸入頻率為100 kHz時(shí)，信噪比為71 dB

靈活的電源/串行時(shí)鐘速度管理

無管道延遲

高速串行接口

SPI®/QSPI™/微絲™/DSP兼容

待機(jī)模式：最大1μA

6線SC70封裝

8-引線MSOP封裝

適合汽車應(yīng)用

應(yīng)用

電池供電系統(tǒng)

個(gè)人數(shù)字助理

醫(yī)療器械

移動(dòng)通信

儀表和控制系統(tǒng)

數(shù)據(jù)采集系統(tǒng)

高速調(diào)制解調(diào)器

光學(xué)傳感器

一般說明

AD7476A/AD7477A/AD7478A分別是12位、10位和8位高速、低功耗、逐次逼近模數(shù)轉(zhuǎn)換器（ADC）。這些部件的工作電壓為2.35伏至5.25伏，吞吐率高達(dá)1毫秒/秒。這些部件包含一個(gè)低噪聲，寬頻帶跟蹤和保持放大器，可以處理超過13兆赫的輸入頻率。轉(zhuǎn)換過程和數(shù)據(jù)采集由CS和串行時(shí)鐘控制，允許設(shè)備與微處理器或DSP接口。

輸入信號(hào)在CS下降沿采樣，轉(zhuǎn)換也在此時(shí)啟動(dòng)。沒有與部件相關(guān)的管道延遲。AD7476A/AD7477A/AD7478A采用先進(jìn)的設(shè)計(jì)技術(shù)，以高吞吐量實(shí)現(xiàn)低功耗。部件的參考從VDD內(nèi)部獲取，以允許ADC具有最寬的動(dòng)態(tài)輸入范圍。因此，該部件的模擬輸入范圍為0 V至VDD。轉(zhuǎn)換率由SCLK決定。

產(chǎn)品亮點(diǎn)

1、 SC70包中的第一個(gè)12位/10位/8位ADC。

2、 高吞吐量，低功耗。

3、 靈活的電源/串行時(shí)鐘速度管理。轉(zhuǎn)換率由串行時(shí)鐘決定，允許通過串行時(shí)鐘速度的增加來減少轉(zhuǎn)換時(shí)間。這允許在不使用斷電模式時(shí)降低平均功耗正在轉(zhuǎn)換。部件還具有斷電模式，以在較低的吞吐量下最大限度地提高功率效率。在斷電模式下，電流消耗最大為1μA，通常為50毫安。

4、 源于電源的參考。

5、 無管道延遲。這些部件采用標(biāo)準(zhǔn)逐次逼近ADC，通過CS輸入和一次性轉(zhuǎn)換控制精確控制采樣瞬間。

功能框圖

時(shí)序圖

定時(shí)示例1

fSCLK=20 MHz，吞吐量為1 MSPS，周期時(shí)間為：

其中：

t2=10納秒分鐘，剩下的tACQ為365納秒。這365 ns滿足了tACQ 250 ns的要求。

從圖4可以看出，tACQ包括：

式中：t8=36 ns最大值。這允許tQUIET的值為204 ns，滿足50 ns的最低要求。

定時(shí)示例2

fSCLK=5 MHz，吞吐量為315 kSPS，則循環(huán)時(shí)間為：

式中：t2=10 ns min，則tACQ為664 ns。這664ns滿足了tACQ的250ns要求。

從圖4可以看出，tACQ包括：

這允許tQUIET的值為128 ns，滿足50 ns的最低要求。

在這個(gè)例子中，以及其他較慢的時(shí)鐘值，信號(hào)可能已經(jīng)在轉(zhuǎn)換完成之前被獲取，但是仍然需要在轉(zhuǎn)換之間留出50ns的最小值。在實(shí)施例2中，在圖4中大約C點(diǎn)處完全獲取信號(hào)。

典型性能特征

圖7、圖8和圖9分別顯示了AD7476A、AD7477A和AD7478A在1 MSPS采樣率和100 kHz輸入頻率下的典型FFT圖。圖10顯示了AD7476A在1毫秒/秒、SCLK頻率為20兆赫時(shí)，各種電源電壓的信噪比性能與輸入頻率的關(guān)系。

圖11和圖12顯示了AD7476A的INL和DNL性能。圖13顯示了在使用3.6 V電源電壓并以1 MSPS的速率采樣時(shí)，不同源阻抗的總諧波失真與模擬輸入頻率的關(guān)系圖（參見模擬輸入部分）。圖14所示為各種電源電壓下的總諧波失真與模擬輸入信號(hào)頻率的關(guān)系圖，而采樣頻率為20mhz，頻率為1msps。

術(shù)語

積分非線性(INL)

INL是通過ADC傳輸函數(shù)端點(diǎn)的直線的最大偏差。對(duì)于AD7476A/AD7477A/AD7478A，傳輸函數(shù)的端點(diǎn)為零刻度（低于第一個(gè)代碼轉(zhuǎn)換1 LSB）和滿刻度（在最后一個(gè)代碼轉(zhuǎn)換上方1LSB）。

微分非線性（DNL）

DNL是ADC中任何兩個(gè)相鄰代碼之間的測(cè)量值與理想的1 LSB變化之間的差值。

偏移誤差

這是第一個(gè)代碼轉(zhuǎn)換（00。000）至（00。001）從理想狀態(tài)出發(fā)，即AGND+1lsb。

增益誤差

這是最后一次代碼轉(zhuǎn)換的偏差（111。到110。111）從理想情況下，即VREF–1 LSB（偏移誤差調(diào)整后）。

跟蹤并保持采集時(shí)間

跟蹤保持放大器在轉(zhuǎn)換結(jié)束時(shí)返回到跟蹤模式。跟蹤保持采集時(shí)間是轉(zhuǎn)換結(jié)束后，跟蹤保持放大器輸出達(dá)到其最終值所需的時(shí)間，在±0.5 LSB內(nèi)。有關(guān)更多詳細(xì)信息，請(qǐng)參閱串行接口部分。

信噪比

這是在ADC輸出端測(cè)得的信號(hào)與-（噪聲+失真）之比。信號(hào)是基波的均方根振幅。噪聲是所有非基本信號(hào)的總和，不超過采樣頻率的一半（fS/2），不包括直流電。該比率取決于數(shù)字化過程中量化電平的數(shù)量；電平越多，量化噪聲越小。對(duì)于具有正弦波輸入的理想N位轉(zhuǎn)換器，理論信噪比由信噪比（噪聲+失真）=（6.02n+1.76）dB給出。因此，12位轉(zhuǎn)換器為74 dB，10位轉(zhuǎn)換器為62 dB，8位轉(zhuǎn)換器為50 dB。

總未調(diào)整誤差（TUE）

這是一個(gè)包括增益、線性度和偏移誤差的綜合規(guī)范。

總諧波失真（THD）

總諧波失真是諧波的均方根和與基波的比值。它被定義為：

式中，V1是基波的均方根振幅，V2、V3、V4、V5和V6是第二次到第六次諧波的均方根振幅。

峰值諧波或雜散噪聲（SFDR）

峰值諧波或雜散噪聲定義為ADC輸出頻譜中下一個(gè)最大分量的均方根值（小于等于fS/2，不包括直流電）與基波的均方根值之比。通常，本規(guī)范的值由頻譜中最大的諧波決定。對(duì)于諧波埋入噪聲層的adc來說，這是一個(gè)噪聲峰值。

互調(diào)失真

輸入由兩個(gè)頻率（fa和fb）的正弦波組成，任何具有非線性的有源器件都會(huì)在mfa、nfb的和頻和差頻下產(chǎn)生畸變產(chǎn)物，其中m和n=0、1、2、3，依此類推。互調(diào)失真項(xiàng)是指m和n都不等于零的項(xiàng)。例如，二階項(xiàng)包括（fa+fb）和（fa-fb），三階項(xiàng)包括（2fa+fb）、（2fa-fb）、（fa+2fb）和（fa-2fb）。

AD7476A/AD7477A/AD7478A使用CCIF標(biāo)準(zhǔn)進(jìn)行測(cè)試，其中使用兩個(gè)輸入頻率（參見規(guī)范部分中的fa和fb）。在這種情況下，二階項(xiàng)的頻率通常與原始正弦波相距甚遠(yuǎn)，而三階項(xiàng)的頻率通常接近輸入頻率。因此，二階和三階項(xiàng)是分開指定的。互調(diào)失真的計(jì)算是根據(jù)THD規(guī)范進(jìn)行的，其中它是單個(gè)失真產(chǎn)物的均方根和與以分貝表示的基本原理之和的均方根振幅之比。

操作理論

電路信息

AD7476A/AD7477A/AD7478A速度快，功率小，分別為12-/10-/8位單電源模數(shù)轉(zhuǎn)換器（ADC）。這些部件可以在2.35伏到5.25伏的電源下工作。當(dāng)AD7476A/AD7477A/AD7478A由5伏或3伏電源供電時(shí)，當(dāng)配備20兆赫時(shí)鐘時(shí)，其吞吐量可達(dá)到1毫秒/秒。AD7476A/AD7477A/AD7478A為用戶提供了一個(gè)單芯片、跟蹤和保持ADC和一個(gè)串行接口，安裝在一個(gè)微型6線SC70或8線MSOP封裝中，為用戶提供了比其他解決方案更大的節(jié)省空間的優(yōu)勢(shì)。串行時(shí)鐘輸入從部件訪問數(shù)據(jù)，但也為逐次逼近ADC提供時(shí)鐘源。模擬輸入范圍為0V到VDD。ADC不需要外部參考或片上參考。AD7476A/AD7477A/AD7478A的基準(zhǔn)源于電源，因此提供了最寬的動(dòng)態(tài)輸入范圍。AD7476A/AD7477A/AD7478A還具有斷電選項(xiàng)，允許在轉(zhuǎn)換之間節(jié)省電源。斷電功能通過標(biāo)準(zhǔn)串行接口實(shí)現(xiàn)，如操作模式部分所述。

轉(zhuǎn)換器操作

AD7476A/AD7477A/AD7478A是基于電荷再分配DAC的逐次逼近型模數(shù)轉(zhuǎn)換器。圖15和圖16顯示了ADC的簡化示意圖。圖15顯示了采集階段的ADC。SW2閉合，SW1處于位置A，比較器保持在平衡狀態(tài)，采樣電容器采集VIN上的信號(hào)。

當(dāng)ADC開始轉(zhuǎn)換時(shí)（見圖16），SW2打開，SW1移動(dòng)到位置B，導(dǎo)致比較器變得不平衡。控制邏輯和電荷再分配DAC用于從采樣電容器中增減固定量的電荷，以使比較器回到平衡狀態(tài)。當(dāng)比較器重新平衡時(shí)，轉(zhuǎn)換完成。控制邏輯產(chǎn)生ADC輸出代碼。圖17顯示了ADC傳輸函數(shù)。

ADC傳遞函數(shù)

AD7476A/AD7477A/AD7478A的輸出編碼是直接二進(jìn)制的。設(shè)計(jì)的代碼轉(zhuǎn)換發(fā)生在連續(xù)的整數(shù)LSB值處，即1 LSB、2 LSB，依此類推。AD7476A的LSB大小為VDD/4096，AD7477A為VDD/1024，AD7478A為VDD/256。AD7476A/AD7477A/AD7478A的理想傳輸特性如圖17所示。

典型接線圖

圖18顯示了AD7476A/AD7477A/AD7478A的典型連接圖。VREF是從VDD內(nèi)部獲取的，因此，VDD應(yīng)該很好地解耦。這提供了0 V到VDD的模擬輸入范圍。轉(zhuǎn)換結(jié)果以16位字輸出，其中有四個(gè)前導(dǎo)零，后跟12位、10位或8位結(jié)果的MSB。來自AD7477A的10位結(jié)果后跟兩個(gè)尾隨零，AD7478A的8位結(jié)果后跟四個(gè)尾隨零。或者，由于AD7476A/AD7477A/AD7478A所需的電源電流非常低，因此可以使用精密基準(zhǔn)作為AD7476A/AD7477A/AD7478A的電源。REF19x電壓基準(zhǔn)（REF195用于5V或REF193用于3V）可用于向ADC提供所需電壓（見圖18）。如果電源非常嘈雜，或者系統(tǒng)電源電壓不是5 V或3 V（例如，15 V），則此配置特別有用。

REF19x向AD7476A/AD7477A/AD7478A輸出穩(wěn)定電壓。如果使用低壓差REF193，則需要向AD7476A/AD7477A/AD7478A供電的電流通常為1.2 mA。當(dāng)ADC以1 MSPS的速率轉(zhuǎn)換時(shí)，REF193需要向AD7476A/AD7477A/AD7478A。REF193的負(fù)載調(diào)節(jié)通常為10 ppm/mA（VS=5 V），由此產(chǎn)生的1.7 mA的誤差為17 ppm（51μV）。這對(duì)應(yīng)于REF193中VDD=3V的AD7476A的0.069 LSB錯(cuò)誤，AD7477A的0.017 LSB錯(cuò)誤，AD7478A的0.0043 LSB錯(cuò)誤。

對(duì)于需要考慮功耗的應(yīng)用，請(qǐng)使用ADC的斷電模式和REF19x參考的休眠模式來提高電源性能。參見“操作模式”一節(jié)。

表7提供了在相同的設(shè)置條件下，在室溫下用作100 kHz輸入音調(diào)的VDD源的典型性能數(shù)據(jù)。

模擬量輸入

圖19顯示了AD7476A/AD7477A/AD7478A模擬輸入結(jié)構(gòu)的等效電路。兩個(gè)二極管D1和D2為模擬輸入提供ESD保護(hù)。必須注意確保模擬輸入信號(hào)不會(huì)超過電源軌300毫伏。這會(huì)導(dǎo)致二極管正向偏壓，并開始向基板傳導(dǎo)電流。這些二極管在不會(huì)對(duì)零件造成不可逆損壞的情況下可以傳導(dǎo)的最大電流為10毫安。圖19中的電容器C1通常約為6 pF，主要?dú)w因于管腳電容。電阻器R1是由開關(guān)的導(dǎo)通電阻組成的集中元件。該電阻通常約為100Ω。電容器C2是ADC采樣電容器，通常具有20pf的電容。

對(duì)于交流應(yīng)用，建議使用相關(guān)模擬輸入引腳上的帶通濾波器，從模擬輸入信號(hào)中移除高頻分量。在諧波失真和信噪比非常重要的應(yīng)用中，從低阻抗源驅(qū)動(dòng)模擬輸入。大的源阻抗會(huì)顯著影響ADC的交流性能，因此需要使用輸入緩沖放大器。運(yùn)算放大器的選擇是特定應(yīng)用的函數(shù)。

表8提供了在相同設(shè)置條件下，在室溫下使用各種運(yùn)算放大器作為輸入緩沖器的典型性能數(shù)據(jù)。

當(dāng)沒有放大器用于驅(qū)動(dòng)模擬輸入時(shí)，將源阻抗限制在低值。最大源阻抗取決于可容忍的總諧波失真（THD）量。THD隨著源阻抗的增加而增加，降低了性能（見圖13）。

數(shù)字輸入

應(yīng)用于AD7476A/AD7477A/AD7478A的數(shù)字輸入不受限制模擬輸入的最大額定值的限制。相反，應(yīng)用的數(shù)字輸入可以達(dá)到7V，并且不像模擬輸入那樣受到VDD+0.3V限制的限制。例如，如果使用3 V的VDD操作AD7476A/AD7477A/AD7478A，則在數(shù)字輸入上使用5 V邏輯電平。但是，請(qǐng)注意，當(dāng)VDD=3v時(shí)，SDATA上的數(shù)據(jù)輸出仍然具有3v邏輯電平。SCLK和CS不受VDD+0.3v限制的另一個(gè)優(yōu)點(diǎn)是避免了電源排序問題。如果在VDD之前應(yīng)用CS或SCLK，則不會(huì)出現(xiàn)鎖存風(fēng)險(xiǎn)，因?yàn)樵赩DD之前應(yīng)用大于0.3V的信號(hào)時(shí)，模擬輸入會(huì)出現(xiàn)閉鎖。

操作模式

AD7476A/AD7477A/AD7478A的工作模式是通過在轉(zhuǎn)換期間控制CS信號(hào)的（邏輯）狀態(tài)來選擇的。有兩種可能的操作模式：正常和斷電。轉(zhuǎn)換啟動(dòng)后CS拉高的點(diǎn)決定了AD7476A/AD7477A/AD7478A是否進(jìn)入斷電模式。類似地，如果已經(jīng)斷電，CS可以控制設(shè)備是恢復(fù)正常運(yùn)行還是保持?jǐn)嚯姟＿@些操作模式旨在提供靈活的電源管理選項(xiàng)。可以選擇這些選項(xiàng)來優(yōu)化功耗/吞吐量比率，以滿足不同的應(yīng)用需求。

正常模式

此模式旨在獲得最快的吞吐量性能。在正常模式下，用戶不必?fù)?dān)心任何通電時(shí)間，因?yàn)锳D7476A/AD7477A/AD7478A始終保持滿功率。圖20顯示了AD7476A/AD7477A/AD7478A在該模式下的工作原理圖。轉(zhuǎn)換在CS的下降沿啟動(dòng)，如串行接口部分所述。為了確保部件始終保持完全通電，CS必須保持在低位，直到CS下降沿后經(jīng)過至少10個(gè)SCLK下降沿。如果CS在第10個(gè)SCLK下降沿之后但在T轉(zhuǎn)換結(jié)束之前的任何時(shí)候變高，則部件保持通電，但轉(zhuǎn)換終止，SDATA返回到三個(gè)狀態(tài)。對(duì)于AD7476A，需要16個(gè)串行時(shí)鐘周期來完成轉(zhuǎn)換并訪問完整的轉(zhuǎn)換結(jié)果。對(duì)于AD7477A和AD7478A，至少需要14和12個(gè)串行時(shí)鐘周期才能完成轉(zhuǎn)換并訪問完整的轉(zhuǎn)換結(jié)果。CS可以在下一次轉(zhuǎn)換前高怠速或低怠速，直到CS在下一次轉(zhuǎn)換之前返回高電平（實(shí)際上是怠速CS low）。一旦數(shù)據(jù)傳輸完成（SDATA已返回三個(gè)狀態(tài)），在安靜時(shí)間tQUIET結(jié)束后，通過再次使CS變低，可以啟動(dòng)另一個(gè)轉(zhuǎn)換。

斷電模式

此模式適用于要求較低吞吐量的應(yīng)用程序；在每次轉(zhuǎn)換之間關(guān)閉ADC電源，或者以高吞吐量執(zhí)行一系列轉(zhuǎn)換，然后在多個(gè)轉(zhuǎn)換的這些突發(fā)之間關(guān)閉ADC一段相對(duì)較長的時(shí)間。當(dāng)AD7476A/AD7477A/AD7478A處于斷電狀態(tài)時(shí)，所有模擬電路斷電。要進(jìn)入斷電狀態(tài)，轉(zhuǎn)換過程必須中斷，在SCLK的第二個(gè)下降沿之后和SCLK的第十個(gè)下降沿之前的任何地方使CS高，如圖22所示。

一旦CS在SCLKs窗口中處于高位，部件進(jìn)入斷電狀態(tài)，CS下降沿啟動(dòng)的轉(zhuǎn)換終止，SDATA返回到三個(gè)狀態(tài)。如果CS在第二個(gè)SCLK下降沿之前變高，則部件將保持在正常模式并且不會(huì)斷電。這避免了由于CS線路故障而導(dǎo)致的意外斷電。為了退出此操作模式并再次接通AD7476A/AD7477A/AD7478A的電源，執(zhí)行虛擬轉(zhuǎn)換。在CS的下降沿，設(shè)備開始通電，只要CS保持在較低水平，直到第10個(gè)SCLK下降沿之后，設(shè)備就會(huì)繼續(xù)通電。一旦經(jīng)過16個(gè)SCLK，并且下一次轉(zhuǎn)換得到有效的數(shù)據(jù)結(jié)果，設(shè)備就會(huì)完全通電，如圖24所示。如果在SCLK的第10個(gè)下降沿之前CS處于高位，則AD7476A/AD7477A/AD7478A將恢復(fù)斷電狀態(tài)。這避免了由于CS線路上的故障或CS較低時(shí)8個(gè)SCLK周期的意外突發(fā)而導(dǎo)致的意外加電。雖然設(shè)備可以在CS的下降沿開始通電，但只要它發(fā)生在第10個(gè)SCLK下降沿之前，它就會(huì)在CS的上升沿再次斷電。

通電時(shí)間

AD7476A/AD7477A/AD7478A的通電時(shí)間為1μs，這意味著在SCLK的任何頻率高達(dá)20mhz的情況下，一個(gè)虛擬周期始終足以允許設(shè)備通電。一旦虛擬循環(huán)完成，ADC將完全通電，并正確獲取輸入信號(hào)。靜態(tài)時(shí)間tQUIET必須仍然允許從虛擬轉(zhuǎn)換到CS的下一個(gè)下降沿后總線返回到三個(gè)狀態(tài)的點(diǎn)。當(dāng)以1 MSPS的吞吐量運(yùn)行時(shí)，AD7476A/AD7477A/AD7478A通電并在一個(gè)虛擬周期（即1μs）內(nèi)獲取0.5 LSB內(nèi)的信號(hào)。

如圖22所示，當(dāng)以虛擬循環(huán)從斷電模式通電時(shí)，在部件斷電時(shí)處于保持模式的跟蹤和保持在CS下降沿后接收到的第一個(gè)SCLK邊緣之后返回到跟蹤模式。如圖22中的A點(diǎn)所示。盡管在任何SCLK頻率下，一個(gè)虛擬周期足以為設(shè)備通電并獲取VIN，但并不一定意味著必須始終經(jīng)過16個(gè)SCLK的完整虛擬周期才能通電并完全獲取VIN；1μs足以通電設(shè)備并獲取輸入信號(hào)。例如，如果將5 MHz SCLK頻率應(yīng)用于ADC，則周期時(shí)間變?yōu)?.2μs。在一個(gè)虛擬周期（3.2μs）中，部件通電并且VIN完全獲取。然而，在使用5 MHz SCLK的1μs之后，只會(huì)經(jīng)過5個(gè)SCLK周期。在這個(gè)階段，ADC將完全通電并獲取信號(hào)。在這種情況下，在第10次SCLK下降沿后，CS可以被調(diào)高，并在一段時(shí)間后再次降低，tQUIET，以啟動(dòng)轉(zhuǎn)換。

當(dāng)電源首次應(yīng)用于AD7476A/AD7477A/AD7478A時(shí)，ADC可在斷電或正常模式下通電。因此，最好允許虛擬循環(huán)過去，以確保零件在嘗試有效轉(zhuǎn)換之前完全通電。同樣地，如果打算在不使用時(shí)將部件保持在斷電模式，并且用戶希望部件在斷電模式下通電，則可以使用虛擬循環(huán)來通過執(zhí)行如圖22所示的循環(huán)來確保設(shè)備處于斷電狀態(tài)。一旦向AD7476A/AD7477A/AD7478A供電，通電時(shí)間與從斷電模式通電的時(shí)間相同。如果部件在正常模式下通電，則完全通電大約需要1μs。在執(zhí)行虛擬循環(huán)之前，無需等待1μs，以確保所需的操作模式。

相反，在向ADC供電后，可以直接發(fā)生假周期。如果第一次有效轉(zhuǎn)換是在虛擬轉(zhuǎn)換之后直接執(zhí)行的，則必須注意確保有足夠的采集時(shí)間。如前所述，當(dāng)從斷電模式通電時(shí)，部件返回到CS下降沿之后應(yīng)用的第一個(gè)SCLK邊緣的軌跡。然而，當(dāng)ADC在通電后開始通電時(shí)，跟蹤和保持已經(jīng)在跟蹤中。這意味著，假設(shè)有設(shè)備監(jiān)測(cè)ADC電源電流，如果ADC在所需的操作模式下通電，因此不需要假周期來改變模式，則無需假周期來放置軌道并保持在軌道上。

功率與吞吐量

通過在不轉(zhuǎn)換時(shí)使用AD7476A/AD7477A/AD7478A上的斷電模式，ADC的平均功耗在較低的吞吐量下降低。圖23顯示，隨著吞吐量的降低，設(shè)備保持?jǐn)嚯姞顟B(tài)的時(shí)間更長，并且隨著時(shí)間的推移，平均功耗也相應(yīng)降低。

例如，如果AD7476A/AD7477A/AD7478A以100ksps的吞吐量和20mhz的SCLK（VDD=5v）的連續(xù)采樣模式工作，并且設(shè)備在轉(zhuǎn)換之間處于斷電模式，則功耗計(jì)算如下：

正常運(yùn)行時(shí)的功耗為17.5mw（VDD=5v）。如果通電時(shí)間是一個(gè)虛擬循環(huán)，也就是說，1μs，剩余的轉(zhuǎn)換時(shí)間為另一個(gè)周期，即1μs，則在每個(gè)轉(zhuǎn)換周期中，AD7476A/AD7477A/AD7478A耗散17.5mw，持續(xù)2μs。

如果吞吐量為100ksps，循環(huán)時(shí)間為10μs，則每個(gè)周期消耗的平均功率為（2/10）×（17.5mw）=3.5mw。

如果VDD=3v，SCLK=20mhz，并且設(shè)備在轉(zhuǎn)換之間再次處于斷電模式，則正常操作期間的功耗為5.1mw。因此，在每個(gè)轉(zhuǎn)換周期中，AD7576A/AD7477A/AD8478A消耗5.1mw，持續(xù)2μs。在吞吐量為100ksps的情況下，每個(gè)周期消耗的平均功率為（2/10）×（5.1mw）=1.02mw。

圖23顯示了在使用5V和3V電源的轉(zhuǎn)換之間使用斷電模式時(shí)的功率與吞吐量。斷電模式用于大約333 kSPS或更低的吞吐量，因?yàn)樵谳^高的采樣率下，斷電模式不會(huì)產(chǎn)生任何節(jié)能效果。

串行接口

圖24、圖25和圖26分別顯示了與AD7476A、AD7477A和AD7478A串行接口的詳細(xì)時(shí)序圖。串行時(shí)鐘提供轉(zhuǎn)換時(shí)鐘，并在轉(zhuǎn)換期間控制來自AD7476A/AD7477A/AD7478A的信息傳輸。

CS信號(hào)啟動(dòng)數(shù)據(jù)傳輸和轉(zhuǎn)換過程。

CS的下降沿將跟蹤和保持置于保持模式，并使總線退出三種狀態(tài)；此時(shí)對(duì)模擬輸入進(jìn)行采樣。此外，轉(zhuǎn)換在此時(shí)啟動(dòng)。

對(duì)于AD7476A，轉(zhuǎn)換需要16個(gè)SCLK周期才能完成。一旦經(jīng)過13個(gè)SCLK下降沿，trackand hold回到下一個(gè)SCLK上升沿上的軌道，如圖24中B點(diǎn)所示。在第16個(gè)SCLK下降沿上，SDATA線返回到三個(gè)狀態(tài)。如果上升的邊緣CS發(fā)生在16個(gè)SCLK之前，轉(zhuǎn)換終止，SDATA線路返回到3個(gè)狀態(tài)；否則，SDATA在第16個(gè)SCLK下降沿返回到3個(gè)狀態(tài)，如圖24所示。執(zhí)行轉(zhuǎn)換過程和從AD7476A訪問數(shù)據(jù)需要16個(gè)串行時(shí)鐘周期。

對(duì)于AD7477A，轉(zhuǎn)換需要14個(gè)SCLK周期才能完成。一旦13個(gè)SCLK下降沿已經(jīng)過去，trackand hold將回到下一個(gè)上升沿的軌跡，如圖所示在圖25中的B點(diǎn)。如果CS上升沿出現(xiàn)在14個(gè)SCLK之前，則轉(zhuǎn)換終止，SDATA線路返回到三個(gè)狀態(tài)。如果循環(huán)中考慮了16個(gè)SCLK，則SDATA在第16個(gè)SCLK下降沿返回到3個(gè)狀態(tài)，如圖25所示。

對(duì)于AD7478A，轉(zhuǎn)換需要12個(gè)SCLK周期才能完成。跟蹤保持在第11個(gè)下降沿后回到上升沿上的軌道，如圖26中B點(diǎn)所示。如果CS上升沿出現(xiàn)在12個(gè)SCLK之前，則轉(zhuǎn)換終止，SDATA線路回到3 狀態(tài)。如果在循環(huán)中考慮16個(gè)SCLK，則SDATA在第16個(gè)SCLK下降沿返回到3個(gè)狀態(tài)，如圖26所示。

CS進(jìn)入低時(shí)鐘，第一個(gè)前導(dǎo)零被微控制器或DSP讀入。然后，從第二個(gè)前導(dǎo)零開始的后續(xù)SCLK下降沿對(duì)剩余數(shù)據(jù)進(jìn)行時(shí)鐘輸出。因此，串行時(shí)鐘上的第一下降時(shí)鐘邊緣具有提供的第一前導(dǎo)零并且還時(shí)鐘輸出第二前導(dǎo)零。對(duì)于AD7476A，數(shù)據(jù)傳輸中的最后一位在第16個(gè)下降沿有效，已經(jīng)在前一個(gè)下降沿（第15個(gè)）下降沿計(jì)時(shí)。

在具有較慢SCLK的應(yīng)用中，可以在每個(gè)SCLK上升沿上讀入數(shù)據(jù)。在這種情況下，SCLK的第一下降沿時(shí)鐘輸出第二超前零點(diǎn)，該零點(diǎn)可在第一上升沿讀取。然而，當(dāng)CS走低時(shí)被打掉的第一個(gè)前導(dǎo)零將會(huì)丟失，除非在第一個(gè)下降沿沒有讀取。SCLK的第15個(gè)下降沿時(shí)鐘出最后一個(gè)位，可以在第15個(gè)上升SCLK邊緣讀取。

如果CS在一個(gè)SCLK下降沿之后下降，則CS會(huì)像以前一樣時(shí)鐘輸出第一個(gè)前導(dǎo)零，并且可以在SCLK上升沿中讀取。下一個(gè)SCLK下降沿時(shí)鐘輸出第二個(gè)前導(dǎo)零，并且可以在下一個(gè)上升沿讀取。

12 SCLK周期串行接口中的AD7478A

對(duì)于AD7478A，如果在提供了4個(gè)前導(dǎo)零和8個(gè)轉(zhuǎn)換位后，在第12個(gè)上升沿使CS處于高位，則該部件可以達(dá)到1.2msps的吞吐量。對(duì)于AD7478A，跟蹤和保持回到第11上升沿的軌道。在這種情況下，fSCLK=20 MHz和1.2 MSPS的吞吐量提供了：

t2=10 ns min時(shí)，tACQ為298 ns。這298ns滿足了tACQ的225 ns要求。

從圖27可以看出，tACQ包括：

式中t8=36 ns最大值。

這允許tQUIET的值為237 ns，滿足50 ns的最低要求。

微處理器接口

AD7476A/AD7477A/AD7478A上的串行接口允許部件直接連接到各種不同的微處理器上。本節(jié)介紹如何將AD7476A/AD7477A/AD7478A與一些更常見的微控制器和DSP串行接口協(xié)議相連接。

AD7476A/AD7477A/AD7478A至TMS320C541接口

TMS320C541上的串行接口使用連續(xù)的串行時(shí)鐘和幀同步信號(hào)與外圍設(shè)備（如AD7476A/AD7477A/AD7478A）同步數(shù)據(jù)傳輸操作。CS輸入允許TMS320C541和AD7476A/AD7477A/AD7478A之間的接口，而無需任何粘合邏輯。TMS320C541的串行端口設(shè)置為在突發(fā)模式下工作（串行端口控制寄存器SPC中的FSM=1），內(nèi)部串行時(shí)鐘CLKX（SPC寄存器中的MCM=1）和內(nèi)部幀信號(hào)（SPC寄存器中的TXM=1），因此這兩個(gè)引腳都配置為輸出。對(duì)于AD7476A，將字長度設(shè)置為16位（SPC寄存器中FO=0）。此DSP只允許字長為16位或8位的幀。因此，在需要14位和12位的AD7477A和AD7478A的情況下，F(xiàn)O位被設(shè)置為16位。這意味著要獲得轉(zhuǎn)換結(jié)果，需要16個(gè)sclk。在這兩種情況下，剩余的sclk會(huì)將尾隨的0打掉。對(duì)于AD7477A，兩個(gè)尾隨零在最后兩個(gè)時(shí)鐘周期內(nèi)被時(shí)鐘輸出；對(duì)于AD7478A，四個(gè)尾隨零被時(shí)鐘輸出。

總之，SPC寄存器中的值為

FO = 0

FSM = 1

MCM = 1

TXM = 1

格式位FO可以設(shè)置為1，將字長度設(shè)置為8位，以便在AD7476A/AD7477A/AD7478A上實(shí)現(xiàn)斷電模式。

連接圖如圖28所示。對(duì)于信號(hào)處理應(yīng)用，必須從TMS320C541獲得幀同步信號(hào)，以提供等距采樣。

AD7476A/AD7477A/AD7478A至ADSP-218x接口

ADSP-218x系列DSP直接與AD7476A/AD7477A/AD7478A接口，無需任何粘合邏輯。按以下步驟設(shè)置運(yùn)動(dòng)控制寄存器：

TFSW=RFSW=1，交替幀

INVRFS=INVTFS=1，激活低幀信號(hào)

DTYPE=00，右對(duì)齊數(shù)據(jù)

ISCLK=1，內(nèi)部串行時(shí)鐘

TFSR=RFSR=1，為每個(gè)單詞加上幀

IRFS=0，將RFS設(shè)置為輸入

ITFS=1，將TFS設(shè)置為輸出

SLEN=1111，16位用于AD7476A

SLEN=1101，AD7477A為14位

SLEN=1011，AD7478A為12位

要實(shí)現(xiàn)斷電模式，請(qǐng)將SLEN設(shè)置為0111以發(fā)出8位SCLK突發(fā)。連接圖如圖29所示。ADSP-218x將運(yùn)動(dòng)的TFS和RFS捆綁在一起，TFS被設(shè)置為輸出，RFS被設(shè)置為輸入。DSP以交替成幀模式工作，運(yùn)動(dòng)控制寄存器按說明設(shè)置。在TFS上生成的幀同步信號(hào)與CS相關(guān)聯(lián)，并且，與所有信號(hào)處理應(yīng)用一樣，需要等距采樣。然而，在本例中，定時(shí)器中斷用于控制ADC的采樣率，并且在某些情況下，可能無法實(shí)現(xiàn)等距采樣。

例如，定時(shí)器寄存器加載一個(gè)值，該值在所需的采樣間隔內(nèi)提供中斷。當(dāng)接收到中斷時(shí)，用TFS/DT（ADC控制字）傳輸一個(gè)值。TFS控制RFS，從而控制數(shù)據(jù)的讀取。串行時(shí)鐘的頻率設(shè)置在SCLKDIV寄存器中。當(dāng)使用TFS發(fā)送指令時(shí)，即TX0=AX0，檢查SCLK的狀態(tài)。DSP等待，直到SCLK變高、變低和變高，然后傳輸開始。如果定時(shí)器和SCLK值的選擇使得要發(fā)送的指令發(fā)生在SCLK的上升沿上或附近，則可以傳輸數(shù)據(jù)，也可以等到下一個(gè)時(shí)鐘邊緣。例如，ADSP-2111的主時(shí)鐘頻率為16mhz。如果用值3加載SCLKDIV寄存器，則獲得2 MHz的SCLK，并且每一個(gè)SCLK周期將經(jīng)過八個(gè)主時(shí)鐘周期。如果定時(shí)器寄存器加載值803，則在中斷之間以及隨后的發(fā)送指令之間發(fā)生100.5 SCLK。當(dāng)傳輸指令發(fā)生在SCLK邊緣時(shí)，這種情況會(huì)導(dǎo)致非平衡采樣。如果中斷之間的sclk數(shù)是N的整數(shù)，則由DSP實(shí)現(xiàn)等距采樣。

AD7476A/AD7477A/AD7478A至DSP563xx接口

圖30中的連接圖顯示了AD7476A/AD7477A/AD7478A可以連接到摩托羅拉DSP563xx系列DSP的SSI（同步串行接口）。SSI在同步和正常模式下運(yùn)行（控制寄存器B，CRB中SYN 1=和MOD=0），Tx和Rx內(nèi)部生成字長幀同步（CRB中的位FSL1=0和位FSL0=0）。通過設(shè)置AD7476A的位WL2=0、位WL1=1和位WL0=0，將控制寄存器A（CRA）中的字長度設(shè)置為16。AD7478A的字長度可以設(shè)置為12位（WL2=0、WL1=0和WL0=1）。此DSP不提供14位字長選項(xiàng)，因此AD7477A字長設(shè)為16位元，與AD7476A相同。對(duì)于AD7477A，轉(zhuǎn)換過程使用16個(gè)SCLK周期，最后兩個(gè)時(shí)鐘周期用兩個(gè)尾隨的零來填充16位字。

在AD7476A/AD7477A上執(zhí)行斷電模式/AD7478A，通過在CRA中設(shè)置位WL2=0，位WL1=0，位WL0=0，字長度可以更改為8位。CRB寄存器中的FSP位可以設(shè)置為1，這意味著幀變低，轉(zhuǎn)換開始。同樣，通過CRB寄存器中的位SCD2、位SCKD和位SHFD，它確定串行端口中的引腳SC2（幀同步信號(hào)）和引腳SCK被配置為輸出，并首先移位MSB。

總而言之：

MOD = 0

SYN=1

WL2、WL1和WL0取決于字長

fs0和l0=l1

FSP=1，負(fù)幀同步

SCD2=1

SCKD=1

SHFD=0

注意，對(duì)于信號(hào)處理應(yīng)用，來自DSP563xx的幀同步信號(hào)必須提供等距采樣。

應(yīng)用程序提示

接地及布置

設(shè)計(jì)容納AD7476A/AD7477A/AD7478A的印刷電路板，使模擬和數(shù)字部分分開，并限制在電路板的某些區(qū)域內(nèi)。這有助于使用容易分離的地平面。最小腐蝕技術(shù)通常對(duì)接地層最好，因?yàn)樗峁┝俗詈玫钠帘巍Ｖ辉谝粋€(gè)地方連接數(shù)字和模擬地面。如果AD7476A/AD7477A/AD7478A位于多個(gè)設(shè)備需要AGND到DGND連接的系統(tǒng)中，請(qǐng)?jiān)谄渲幸粋€(gè)設(shè)備上進(jìn)行連接僅點(diǎn)，盡可能靠近AD7476A/AD7477A/AD7478A的星形接地點(diǎn)。

避免在設(shè)備下運(yùn)行數(shù)字線，因?yàn)檫@些耦合噪聲到模具上。允許模擬接地層在AD7476A/AD7477A/AD7478A下運(yùn)行，以避免噪聲耦合。在連接到AD7476A/AD7477A/AD7478A的電源線上使用盡可能大的跡線，以提供低阻抗路徑，并減少故障對(duì)電源線的影響。用數(shù)字接地屏蔽時(shí)鐘等快速開關(guān)信號(hào)，以避免將噪聲輻射到電路板的其他部分，并且不要在模擬輸入附近運(yùn)行時(shí)鐘信號(hào)。避免數(shù)字和模擬信號(hào)交叉。在棋盤的兩邊以直角畫出軌跡。這減少了通過電路板的饋通效應(yīng)。微帶技術(shù)是目前為止最好的，但并不總是可以與雙面板。在這種技術(shù)中，電路板的元件側(cè)專用于接地層，而信號(hào)則放在焊料側(cè)。

良好的解耦也非常重要。例如，使用680 nF 0805電容器將電源與GND斷開。當(dāng)在涉及元件尺寸的應(yīng)用中使用SC70封裝時(shí)，例如，可以使用220 nF 0603電容器。然而，在這種情況下，去耦可能不那么有效，導(dǎo)致大約0.3db的SINAD退化。為了從這些去耦元件中獲得最佳性能，用戶應(yīng)努力將去耦電容器與VDD和GND引腳之間的距離保持在最小值，并將各自的引腳連接起來。圖31和圖32分別顯示了SC70和MSOP封裝的去耦電容器的建議位置。

如圖32所示，對(duì)于MSOP封裝，去耦電容器被放置在盡可能靠近IC的地方，與VDD和GND引腳的軌道長度很短。去耦電容器也可以放置在集成電路板正下方的印刷電路板下側(cè)，在通孔連接的VDD和GND引腳之間。對(duì)于厚度超過標(biāo)準(zhǔn)1.6毫米的多氯聯(lián)苯，不建議采用這種方法。最佳的性能是實(shí)現(xiàn)與去耦電容器在頂部的電路板旁邊的IC。

同樣，對(duì)于SC70封裝，去耦電容器應(yīng)盡可能靠近VDD和GND引腳。由于它的引腳，也就是說，VDD緊挨著GND，去耦電容器可以放置在離IC非常近的地方。去耦電容器可以直接放在VDD和GND管腳下的PCB底面，但是去耦電容器與IC在同一側(cè)可以獲得最佳性能。

評(píng)估AD7476A/AD7477A性能

評(píng)估板包包括一個(gè)完全組裝和測(cè)試的評(píng)估板、文檔和軟件，用于通過EVAL-board控制器從PC控制板。EVAL-BOARD控制器可以與AD7476ACB/AD7477ACB評(píng)估板以及許多其他以CB標(biāo)志符結(jié)尾的模擬設(shè)備評(píng)估板一起使用，演示/評(píng)估AD7476A/AD7477A的交流和直流性能。該軟件允許用戶在AD7476A/AD7477A上執(zhí)行ac（快速傅立葉變換）和dc（代碼直方圖）測(cè)試。有關(guān)更多信息，請(qǐng)參閱評(píng)估板應(yīng)用說明。

外形尺寸

1、 Z=符合RoHS的零件。

2、W=符合汽車應(yīng)用要求。

3、 EVAL-AD7476ACBZ可作為獨(dú)立評(píng)估板使用，也可與EVAL-CONTROL板一起使用，以進(jìn)行評(píng)估/演示。

4、EVAL-CONTROL BRD2是一個(gè)完整的單元，允許PC控制所有以CB標(biāo)識(shí)符結(jié)尾的模擬設(shè)備評(píng)估板并與之通信。要訂購?fù)暾脑u(píng)估套件，您需要訂購特定的ADC評(píng)估板，例如EVAL-AD7476ACB、EVAL-CONTROLBRD2和12伏交流變壓器。更多信息，請(qǐng)參閱相關(guān)評(píng)估委員會(huì)申請(qǐng)說明。

5、 這里的線性誤差是指積分非線性。

6、 KS=SC70；RM=MSOP。

汽車產(chǎn)品

AD7476AWYRMZ、AD7476AWYRMZ-RL7、AD7477AWARMZ、AD7477AWARMZ-RL、AD7478AWARMZ和AD7478AWARMZ-RL型號(hào)可提供受控制造，以支持汽車應(yīng)用的質(zhì)量和可靠性要求。請(qǐng)注意，這些汽車型號(hào)的規(guī)格可能與商用車型不同；因此，設(shè)計(jì)師應(yīng)仔細(xì)閱讀本數(shù)據(jù)表的規(guī)格部分。只有所示的汽車級(jí)產(chǎn)品可用于汽車應(yīng)用。請(qǐng)聯(lián)系您當(dāng)?shù)氐哪M設(shè)備客戶代表以獲取具體的產(chǎn)品訂購信息，并獲取這些型號(hào)的特定汽車可靠性報(bào)告。

　　安芯科創(chuàng)是一家國內(nèi)芯片代理和國外品牌分銷的綜合服務(wù)商,公司提供芯片ic選型、藍(lán)牙WIFI模組、進(jìn)口芯片替換國產(chǎn)降成本等解決方案,可承接項(xiàng)目開發(fā),以及元器件一站式采購服務(wù),類型有運(yùn)放芯片、電源芯片、MO芯片、藍(lán)牙芯片、MCU芯片、二極管、三極管、電阻、電容、連接器、電感、繼電器、晶振、藍(lán)牙模組、WI模組及各類模組等電子元器件銷售。（關(guān)于元器件價(jià)格請(qǐng)咨詢?cè)诰€客服黃經(jīng)理：15382911663）

　　代理分銷品牌有：ADI_亞德諾半導(dǎo)體/ALTBRA_阿爾特拉/BARROT_百瑞互聯(lián)/BORN_伯恩半導(dǎo)體/BROADCHIP_廣芯電子/COREBAI_芯佰微/DK_東科半導(dǎo)體/HDSC_華大半導(dǎo)體/holychip_芯圣/HUATECH_華泰/INFINEON_英飛凌/INTEL_英特爾/ISSI/LATTICE_萊迪思/maplesemi_美浦森/MICROCHIP_微芯/MS_瑞盟/NATION_國民技術(shù)/NEXPERIA_安世半導(dǎo)體/NXP_恩智浦/Panasonic_松下電器/RENESAS_瑞莎/SAMSUNG_三星/ST_意法半導(dǎo)體/TD_TECHCODE美國泰德半導(dǎo)體/TI_德州儀器/VISHAY_威世/XILINX_賽靈思/芯唐微電子等等

免責(zé)聲明：部分圖文來源網(wǎng)絡(luò)，文章內(nèi)容僅供參考，不構(gòu)成投資建議，若內(nèi)容有誤或涉及侵權(quán)可聯(lián)系刪除。